首页>科技发展>前沿聚焦>正文

台积电探索全新芯片封装方法

2024-07-02 日经亚洲

台积电正在探索一种先进的芯片封装方法,以满足人工智能推动的算力需求。

多位知情人士向《日经亚洲》透露,台积电正在与设备和材料供应商合作开发新方法,但其商业化可能需要数年时间。新方法是通过使用矩形面板状基板,而不是目前使用的传统圆形晶圆,这样可以在每个晶圆上放置更多组芯片。

该研究还处于早期阶段,但其代表了台积电的重大技术转变。在此之前,台积电还认为使用矩形基板太具挑战性。要使新方案奏效,台积电及其供应商必须在研发阶段投入大量时间和精力,并升级或更换大量生产工具和材料。

据悉,目前正在试验的矩形基板尺寸为510毫米×515毫米,可用面积是圆形晶圆的三倍多。消息人士称,矩形形状也意味着边缘剩余的未使用面积会更少。

台积电先进的芯片堆叠和组装技术(用于为NvidiaAMD、亚马逊和谷歌生产AI芯片)采用12英寸硅晶圆,这也是目前最大的硅晶圆。目前,为了满足不断增长的需求,台积电正在扩大其在中国台湾地区的先进芯片封装产能。据悉,台中工厂的扩建主要是为了Nvidia,而台南工厂的扩建是为了亚马逊及其芯片设计合作伙伴Alchip

对于新项目的研发,台积电表示“密切关注先进封装技术的进展和发展,包括面板级封装。”

过去,芯片封装技术被视为芯片制造中技术含量相对较低的一个方面。但现在其对于半导体进步和发展愈发重要。

对于NvidiaH200B200AI计算芯片,仅使用最先进的芯片生产技术是不够的,还需要采用台积电首创的先进芯片封装技术CoWoS(晶圆上芯片上基板)。例如,对于B200芯片组,CoWoS可以将两个Blackwell图形处理单元组合在一起,并将它们与八个高带宽内存(HBM)连接起来,从而实现快速数据吞吐量和加速计算性能。

但为了容纳更多的晶体管和集成更多内存,随着芯片尺寸不断增大,当前的行业标准(即面积约为70685平方毫米的12英寸晶圆)可能不足以在几年后高效地封装尖端芯片。例如,某芯片行业高管称,在成品率达到100%的前提下,一块晶圆上只能生产16B200芯片。摩根士丹利估计,对于早期芯片,一块晶圆上大约可封装29H200H100芯片。

“趋势是肯定的。随着芯片制造商从用于 AI 数据中心计算的芯片中榨取更多的计算能力,封装尺寸只会越来越大,”某芯片高管称,“但现在仍处于早期阶段。例如,在新形状的基板上涂覆尖端芯片封装中的光刻胶是瓶颈之一。需要像台积电这样的芯片制造商拥有雄厚的资金来推动设备制造商改变设备设计。”

行业高管和分析师表示,显示器和PCB制造商是处理矩形基板的专家,但芯片生产需要更高水平的设备和材料精度。

伯恩斯坦研究公司(Bernstein Research)的半导体分析师马克·李(Mark Li)表示,台积电可能很快就需要考虑使用矩形基板,因为AI芯片组对每个封装中芯片数量的要求将越来越高。

“这一转变需要对设备进行大规模改造,包括升级机械臂和自动化材料处理系统,以便处理不同形状的基板。”马克·李称,“这可能是一个跨越五到十年的长期计划,不是短期内可以实现的。”

此外,英特尔也在与供应商合作探索面板级封装,拥有显示器制造专业知识的三星电子也尝试了新的芯片封装方法。

芯片封装和测试提供商力成科技等一些公司已经投资面板级芯片封装技术。京东方科技控股和台湾群创光电等显示面板制造商也在分配资源开发面板级芯片封装技术,作为其进军半导体行业的多元化举措之一。


关键词: 台积电   芯片   封装